El 8 de julio de 2026, la startup parisina ZML lanzó LLMD, un servidor de inferencia que ejecuta grandes modelos de lenguaje en cinco familias de chips (NVIDIA, AMD, Google, Intel, Apple) a partir de una única base de código. SFEIR interpreta esto como una señal: a medida que el entrenamiento cede el protagonismo a la inferencia, el verdadero campo de batalla —y centro de coste— se desplaza hacia el serving, donde se deciden el coste por token, la latencia y la dependencia del silicio.

La apuesta de ZML se resume en tres palabras, model to metal: no ofrecer un modelo más, sino una capa que desacopla el modelo del hardware. La pila tiene cuatro capas. En la parte superior, los modelos (Qwen, Gemma, Mistral, LLaMa) cargados de forma zero-copy mediante un sistema de archivos virtual desde Hugging Face, S3 o GCS. Después, LLMD, un servidor que expone una API compatible con OpenAI (drop-in) con continuous batching, paged attention, prefix caching, tool calling y métricas Prometheus. Por debajo, ZML compila el grafo de antemano, de una vez por todas, en un binario nativo hermético en Zig + MLIR, sin Python en la ruta de ejecución. Este binario se ejecuta en cinco backends: CUDA, ROCm, TPU, oneAPI, Metal. La elegancia reside en ser "portable, no nivelado" —las rutas específicas de cada chip (FlashAttention, AITER) se conservan—. Cifras anunciadas (por el proveedor): imágenes de 1,7 GB (CUDA) a ~140 MB (Apple), arranque en frío de 1-2 s en un modelo de 8B, y el acelerador DFlash (que reivindica "hasta 10×", ~6,17× en la investigación subyacente).

Dos componentes, dos licencias: ZML (el framework) es de código abierto (Apache-2.0, >90% Zig); LLMD (el servidor) no lo es, gratuito en el lanzamiento mientras se recopilan datos de uso. La demo se ejecuta en dos comandos en Macs con Apple Silicon; un modelo de 27B en BF16 requiere ≥ 64 GB de memoria unificada.

SFEIR interpreta el objeto a través de tres prismas orientados al cliente: FinOps (elegir el chip más barato → actuar sobre el coste por token), libertad arquitectónica (Design to Exit, reversibilidad integrada, cf. France Télévisions/ALIX) y soberanía (chips europeos Axelera, Kalray, SiPearl, VSORA; una alianza en VivaTech 2026 con Scaleway, VSORA y la Región de Île-de-France, integración en el procesador Jotunn8).

Veredicto sin concesiones: se trata de una alfa, no apta para producción; el soporte de máquinas locales específicas (DGX Spark, Ryzen AI Max+) no se menciona ni se somete a benchmark. Frente a vLLM (rendimiento en servidor GPU) y llama.cpp (uso local individual), LLMD apunta a un término medio. No para adoptar hoy, sino para situar "bajo vigilancia activa": un candidato serio, made in France, a convertirse en el "docker run de la inferencia".